CLIPPEDIMA E= JP02000022283A

PAT-NO: JP02000022283A

DOCUMENT-IDENTIFIER: JP 2000022283 A

TITLE: SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING

SEMICONDUCTOR ELEMENT,

AND METHOD FOR MANUFACTURING SEMICONDUCTOR SUBSTRATE

PUBN-DATE: January 21, 2000

INVENTOR-INFORMATION:

NAME COUNTRY

TSUJIMURA, AYUMI N/A

HASEGAWA, YOSHITERU

ISHIBASHI, AKIHIKO N/A

KIDOGUCHI, ISAO

BAN, YUZABURO N/A

N/A

N/A

ASSIGNEE-INFORMATION:

NAME COUNTRY

MATSUSHITA ELECTRIC IND CO LTD N/A

APPL-NO: JP10190059 APPL-DATE: July 6, 1998

INT-CL_(IPC): H01S005/30; H01L033/00

ABSTRACT:

PROBLEM TO BE SOLVED: To provide a semiconductor element that can suppress

warpage caused by the thermal stress of a III-V compound semiconductor element

containing N, and can prevent a crystal defect and a crack from being generated in an element layer.

SOLUTION: A III-V c mpounds mic ndu t r lay r is form d on one main surfac of

07/11/2002, EAST Version: 1.03.0002

an Al2 3 substrat , wh $\, r \,$ th $\,$ III-V comp und $\, s \,$ mic nduct $\, r \,$ lay $\, r \,$ includes a GaN

buffer lay r 12, an n-type <u>GaN</u> c ntact lay r 13, an n-typ <u>AlGaN</u> clad lay r 14, a <u>GaN</u> ptical guid layer 15, a GalnN quantum w II activati n lay r 16, a p-type <u>AlGaN</u> clad layer 17, an n-type <u>GaN current block</u> layer 18, a p-type <u>GaN</u> contact layer 19, or the like. On the other hand, a ZnO layer 112 is formed on the other main surface of the substrate 11. The III-V compound semiconductor layer and the AnO layer 112 have a thermal coefficient of expansion that is smaller than that of the substrate, thus preventing warpage from being generated on cooling after forming the semiconductor layer.

COPYRIGHT: (C)2000,JPO

07/11/2002, EAST Version: 1.03.0002

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-22283 (P2000-22283A)

(43)公開日 平成12年1月21日(2000.1.21)

(51) Int.Cl.⁷

識別記号

FΙ

テーマコート*(参考)

H01S 5/30 H01L 33/00 H01S 3/18

5F041

H01L 33/00

C 5F073

審査請求 未請求 請求項の数14 OL (全 10 頁)

4-4	 国番号

特顧平10-190059

(71)出顧人 000005821

松下電器產業株式会社

大阪府門真市大字門真1006番地

(22)出顧日

平成10年7月6日(1998.7.6)

(72)発明者 辻村 歩

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 長谷川 義晃

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100078204

弁理士 滝本 智之 (外1名)


最終頁に続く

(54) 【発明の名称】 半導体素子、半導体素子の製造方法及び半導体基板の製造方法

(57)【要約】

【課題】 Nを含む I I I - V族半導体素子の熱応力に 起因する反りを抑制し、素子層における結晶欠陥やクラックの発生を防止できる半導体素子を提供することを目 的とする。

【解決手段】 A 12 O3 基板 11の一方の主面上に、G a Nバッファ層12、n型G a Nコンタクト層13、n型A 1 G a Nクラッド層14、G a N光ガイド層15、G a I n N量子井戸活性層16、p型A 1 G a Nクラッド層17、n型G a N電流ブロック層18、p型G a Nコンタクト層19等のIII – V族化合物半導体層を形成する一方で、基板11の他方の主面上にZ n O層112 を形成する。上記のIII – V族化合物半導体層及びZ n O層112 はともに基板よりも熱膨張係数が小さいため、半導体層形成後の冷却時に反りが発生するのを防止できる。



【特許請求の範囲】

【請求項1】基板と、前記基板の一方の主面上に形成された1層以上の少なくともNを含むIII-V族化合物半導体層と、前記基板の他方の主面上に形成された1層以上の裏面層とを有する半導体素子であって、前記III-V族化合物半導体層及び前記裏面層の熱膨張係数が、前記基板の熱膨張係数より小さいことを特徴とする半導体素子。

【請求項2】基板がAl2O3であり、裏面層が少なくともGaN層、ZnO層、Si3N4層またはSiO2層を含むことを特徴とする請求項1に記載の半導体素子。

【請求項3】基板と、前記基板の一方の主面上に形成された1層以上の少なくともNを含むIII-V族化合物半導体層と、前記基板の他方の主面上に形成された1層以上の裏面層とを有する半導体素子であって、前記III-V族化合物半導体層及び前記裏面層の熱膨張係数が、前記基板の熱膨張係数より大きいことを特徴とする半導体素子。

【請求項4】基板がSiCであり、裏面層が金属層を含むことを特徴とする請求項3に記載の半導体素子。

【請求項5】金属層が少なくともNi、Au、Al、InまたはGaを含むことを特徴とする請求項4に記載の 半導体素子。

【請求項6】基板と、前記基板の一方の主面上に形成された1層以上の少なくともNを含むIII-V族化合物半導体層を有する半導体素子であって、前記基板の他方の主面側において、前記基板の厚さが他の部分に比べて薄い部分を有することを特徴とする半導体素子。

【請求項7】基板と、前記基板の一方の主面上に形成された1層以上の少なくともNを含むIII-V族化合物半 尊体層を有する半導体素子であって、前記基板の他方の 主面側に加工損傷層を有することを特徴とする半導体素 子。

【請求項8】基板の一方の主面上に熱膨張係数が前記基板の熱膨張係数よりも小さい材料からなる裏面層を少なくとも1層以上形成する工程と、前記基板の他方の主面上に1層以上の少なくともNを含み、かつ前記基板より熱膨張係数が小さいIII-V族化合物半導体層を形成する工程と、基板裏面層及び前記基板を除去して前記III-V族化合物半導体層からなる半導体基板を得る工程とを有する半導体基板の製造方法。

【請求項9】基板がA 12 O3であり、裏面層が少なくと 6 Z n O層、S i3 N4層またはS i O2層を含むことを 特徴とする請求項8に記載の半導体基板の造方法。

【請求項10】基板の一方の主面上に熱膨張係数が前記 Physics Letters第72巻 (199 基板の熱膨張係数よりも大きい材料からなる裏面層を少なくとも1層以上形成する工程と、前記基板の他方の主面上に1層以上の少なくともNを含み、かつ前記基板より熱膨張係数が大きいIII-V族化合物半導体層を形成する工程と、基板裏面層及び前記基板を除去して前記II 50 を作製したことが記載されている。この素子は波長39

2

I-V族化合物半導体層からなる半導体基板を得る工程とを有する半導体基板の製造方法。

【請求項11】基板がSiCであり、裏面層が金属層を 含むことを特徴とする請求項10に記載の半導体基板の 製造方法。

【請求項12】金属が少なくともNi、Au、Al、InまたはGaを含むことを特徴とする請求項11に記載の半導体基板の製造方法。

【請求項13】基板の一方の主面上に熱膨張係数が前記基板の熱膨張係数よりも小さい材料からなる裏面層を少なくとも1層以上形成する工程と、前記基板の他方の主面上に1層以上の少なくともNを含み、かつ前記基板より熱膨張係数が小さいIII-V族化合物半導体層を形成する工程と、前記裏面層及び前記基板を除去して前記II-V族化合物半導体層からなる半導体基板を得る工程と、前記半導体基板上に1層以上の少なくともNを含むIII-V族化合物半導体からなる素子層を形成する工程とを有することを特徴とする半導体素子の製造方法。

【請求項14】基板の一方の主面上に熱膨張係数が前記 基板の熱膨張係数よりも大きい材料からなる裏面層を少なくとも1層以上形成する工程と、前記基板の他方の主面上に1層以上の少なくともNを含み、かつ前記基板より熱膨張係数が大きいIII-V族化合物半導体層を形成する工程と、前記裏面層及び前記基板を除去して前記III-V族化合物半導体層からなる半導体基板を得る工程と、前記半導体基板上に1層以上の少なくともNを含むIII-V族化合物半導体からなる素子層を形成する工程とを有することを特徴とする半導体素子の製造方法。

【発明の詳細な説明】 30 【0001】

【発明の属する技術分野】本発明は半導体素子、半導体 基板および素子の製造方法に関するもので、特に紫外領 域から青色領域の光を放出する発光素子や電子素子等に 用いられるNを含むIII-V族半導体素子、半導体基 板および素子の製造方法に関する。

[0002]

【従来の技術】光ディスクの記録密度向上あるいはレーザプリンタの解像度向上あるいは光計測機器、医療機器、ディスプレイ装置、照明装置等への応用を図るため、紫外領域から青色領域での発光が可能な半導体発光素子、特に半導体レーザの研究開発が盛んに行われている。このような短波長領域での発光が可能な材料として、AlGaInN系等のNを含むIII-V族化合物半導体を挙げることができる。例えばApplied Physics Letters第72巻 (1998)211~213頁には、Al2O3基板を用い、SiO2マスク上にラテラル成長させたGaN層の上に変調ドープAlGaN/GaN歪超格子クラッド層およびInGaN多重量子井戸活性層を有する半導体レーザ素子を作製したことが記載されている。この素子は液長39

7 nm付近において室温連続発振し、出力2mWで11 50時間以上の動作寿命があると記されている。

【0003】高品質かつ高信頼性が要求される半導体素子の基板としては、格子定数および熱膨張係数が素子層とほぼ一致することが好ましいため、素子層と同じ材料を用いるのが理想的であるが、実際には、基板として必要な大面積のAlGaInN系半導体単結晶を得ることは、Nの平衡蒸気圧が非常に高く極めて困難である。そこで、結晶成長時の安定性の観点から、一般にAl2O3やSiC等が基板として用いられている。

【0004】また素子層の形成には、一般に有機金属気相エピタキシー法(以下、MOVPE法と略す)や分子線エピタキシー法(以下、MBE法と略す)が用いられ、半導体結晶がエピタキシャル成長されている。

[0005]

【発明が解決しようとする課題】しかしながら、上記のような素子層とは異なる材料系の基板を用いた場合、800~1100℃程度の高温でのエピタキシャル成長終了後、室温まで冷却する過程において、基板とA1GaInN系半導体との熱膨張係数差に比例する熱応力が発 20生する。これに起因して、基板と半導体素子層は反り、結晶欠陥やクラックの発生を引き起こしてしまう。

【0006】従って、A1GaInN系半導体レーザの素子特性や信頼性を実用レベルまで向上させるには、素子層における結晶欠陥やクラックの発生を防ぐことが不可欠である。そこで本発明は、基板の反りを抑制して結晶欠陥やクラックの発生を防いだ半導体素子(半導体発光素子)を提供することを主たる目的とする。

[0007]

【課題を解決するための手段】上記の目的を達成するた 30 めに本発明の半導体素子は、基板と、前記基板の一方の主面上に形成された1層以上の少なくともNを含むIII - V族化合物半導体層と、前記基板の他方の主面上に形成された1層以上の裏面層とを有する半導体素子であって、前記III - V族化合物半導体層及び前記裏面層の熱膨張係数が、前記基板の熱膨張係数より小さいことを特徴とする構成、または、基板と、前記基板の一方の主面上に形成された1層以上の少なくともNを含むIII - V族化合物半導体層と、前記基板の他方の主面上に形成された1層以上の裏面層とを有する半導体素子であって、 40 前記III - V族化合物半導体層及び前記裏面層の熱膨張係数が、前記基板の熱膨張係数より大きいことを特徴とする構成となっている。

【0008】この構成によれば、半導体素子層を形成した後の冷却時に発生する反りの発生を防止することができる。

【0009】また、基板と、前記基板の一方の主面上に 形成された1層以上の少なくともNを含むIII-V族化 合物半導体層を有する半導体素子であって、前記基板の 他方の主面側において、前記基板の厚さが他の部分に比 50 4

べて薄い部分を有するか、または、基板と、前記基板の一方の主面上に形成された1層以上の少なくともNを含むIII-V族化合物半導体層を有する半導体素子であって、前記基板の他方の主面側に加工損傷層を有する構成によっても上記と同様に反りの発生を防止することができる。

【0010】また本発明の半導体基板の製造方法は、基 板の一方の主面上に熱膨張係数が前記基板の熱膨張係数 よりも小さい材料からなる裏面層を少なくとも1層以上 10 形成する工程と、前記基板の他方の主面上に1層以上の 少なくともNを含み、かつ前記基板より熱膨張係数が小 さいIII-V族化合物半導体層を形成する工程と、基板 裏面層及び前記基板を除去して前記III-V族化合物半 導体層からなる半導体基板を得る工程とを有するか、ま たは、基板の一方の主面上に熱膨張係数が前記基板の熱 膨張係数よりも大きい材料からなる裏面層を少なくとも 1層以上形成する工程と、前記基板の他方の主面上に1 層以上の少なくともNを含み、かつ前記基板より熱膨張 係数が大きいIII-V族化合物半導体層を形成する工程 と、基板裏面層及び前記基板を除去して前記III-V族 化合物半導体層からなる半導体基板を得る工程とを有す る構成となっている。

【0011】この構成によれば、基板となるIII-V族化合物半導体層に、反りに基づく欠陥が入るのを防止することができる。また、上記のようにして形成した半導体基板に対して、III-V族化合物半導体層を形成すると、品質のよい半導体素子を得ることができる。 【0012】

【発明の実施の形態】以下本発明の実施の形態における 半導体素子、半導体素子の製造方法及び半導体基板の製造方法について図面を参照しながら詳細に説明する。なお、以下に示す例では、半導体素子として、半導体発光素子の1つである半導体レーザを例に挙げて説明を行うが、本発明は半導体発光素子に限らず、Nを含有しIIIーV族化合物半導体層を有する様々な半導体素子に適用することができる。

【0013】(実施の形態1)図1に本発明の実施の形態1における半導体レーザ素子の構造を示す断面図を示す。図1において、11はA12O3基板(厚さ150μm)、12はGaNバッファ層(膜厚40nm)、13はn型GaNコンタクト層(膜厚3μm、キャリア密度1×10¹⁸cm⁻³)、14はn型A1GaNクラッド層(膜厚500nm、キャリア密度5×10¹⁷cm⁻³)、15はGaN光ガイド層(膜厚100nm)、16はGaInN量子井戸活性層、17はp型A1GaNクラッド層(膜厚500nm、キャリア密度3×10¹⁷cm⁻³)、18はn型GaN電流ブロック層(膜厚400nm、キャリア密度5×10¹⁷cm⁻³)、19はp型GaNコンタクト層(膜厚400nm、キャリア密度8×10¹⁷cm⁻³)、110はn型電極、111はp型電極

である。そして基板の裏面にはZnO層112(膜厚2 μm)が形成されている。

【0014】基板の導電型については、n型、p型ある いは絶縁性であってもよい。また、GaNバッファ層1 2は、格子定数がA1GaInN系半導体結晶と大きく 異なるAl2O3基板上にAlGaInN系半導体結晶を 2次元成長させるために設けられるものであり、GaN 以外にA 1 NあるいはA 1 GaNを用いることもでき

【0015】n型GaNコンタクト層13の膜厚は、基 10 板が絶縁性でp、n電極間でラテラル方向に電流を流さ ねばならないため、1μm程度以上、好ましくは3μm 程度必要である。

【0016】AIGaNクラッド層14、17のAI混 晶比は、例えば8%である。なお、A1混晶において は、A1混晶比の増加、膜厚および不純物密度の増加に 伴ってクラックが発生しやすくなるので、適当なA1混 晶比、膜厚および不純物密度を選ぶ必要がある。

【0017】Ga I n N量子井戸活性層16の構造は、 例えば膜厚5 nm、I n混晶比3%の障壁層4層と膜厚 20 2.5 nm、I n混晶比13%の井戸層3層とが交互に 積層されており、一番上の障壁層の上には膜厚5 nm、 A1混晶比15%のA1GaN層が備わる。このA1G aN層はGaInN層の分解を防ぐためである。

【0018】上記の図1に示したA1GaInN系半導 体素子層の製造にあたっては、MOVPE法あるいはM BE法等の気相成長法を用いることができる。 MOVP E法では速い成長速度で高品質な結晶を得ることがで き、MBE法では高真空中で原子層レベルでのその場観 察により高精度な成長制御を行うことができる。

【0019】MOVPE法では、Ga源としてはトリメ チルガリウム (以下、TMGと略す)、トリエチルガリ ウム (以下、TEGと略す)、A1源としてはトリメチ ルアルミニウム(以下、TMAと略す)、トリエチルア ルミニウム(以下、TEAと略す)、In源としてはト リメチルインジウム (以下、TMIと略す)、トリエチ ルインジウム (以下、TE I と略す) 等のトリアルキル 金属化合物が用いられ、N源としてはアンモニア、ジメ チルヒドラジン等のヒドラジン誘導体が用いられる。ま たn型不純物のSi源としてはシラン等、p型不純物の 40 Mgとしてはビスシクロペンタジエニルマグネシウム (以下、Cp2Mgと略す)等が用いられる。これらの 原料ガスが水素、窒素あるいはアルゴン等をキャリアガ スとして供給される。

【0020】一方MBE法では、III族源、不純物源と してはそれぞれ金属Ga、Al、In、SiおよびMg が用いられ、N源としては窒素、アンモニア等のガスが 高周波プラズマ等で励起されて用いられる。一般にMB E法ではMOVPE法に比べて成長温度を低くすること ができ、非平衡状態での成長を行えるが、AlGaIn 50 ℃まで下げ、キャリアガスに水素、原料ガスにTMGと

N系半導体結晶の場合は、ホール移動度等の結晶品質の 観点から、MBE法においてもできるだけ高温で成長を 行うことが好ましい。

【0021】上記のように構成された半導体レーザにつ いて考察する。基板であるA12〇3の熱膨張係数は8. 0×10⁻⁶/K、III-V族化合物半導体層であるA1 GaInN系半導体の熱膨張係数は4.0~5.5×1 0-6/Kであるため (III-V族化合物半導体層の熱膨 張係数が基板の熱膨張係数よりも小さい)、通常、高温 でのIII-V族化合物半導体層のエピタキシャル成長終 了後、室温まで冷却する過程において、III-V族化合 物半導体層には圧縮応力が働き、III-V族化合物半導 体層表面側が上に凸になるように反ってしまう。しかし ながら、図1に示す構成では、III-V族化合物半導体 層が形成されていない側の基板裏面に、基板のA 12O3 より熱膨張係数の小さい物質、例えばZnO(熱膨張係 数2.9×10-6/K)で裏面層112を形成し、膜 厚、構造、成膜温度を制御することにより、熱応力を低 減し、半導体素子の反りを抑制することができる。その 結果、半導体素子層における結晶欠陥やクラックの発生 を防ぐことができ、素子特性や信頼性が向上する。な お、Al2O3基板の裏面層に用いることのできる最適の 物質は、ZnO以外にSiaN4、SiO2、GaN等が 挙げられる。

【0022】次に以下では、図1に示した半導体レーザ 素子を製造方法について説明する。基板11には、(0 001) 面を主面とし、両面を鏡面研磨した単結晶A1 2O3を用い、まず基板裏面にZnO層112を形成す る。ZnO膜の製造方法には、大別して化学輸送法、M 30 OVPE法あるいはMBE法等によるエピタキシャル成 長と、スパッタリング法による多結晶膜成長とがある。 例えばMOVPE法では、ジエチル亜鉛とNO2を原料 としてエキシマレーザ (波長248 nm) を照射して5 00℃でエピタキシャル膜が得られる。ここでは、レー ザアブレーション法を用いる。

【0023】次に脱脂、洗浄したA12O3基板11を高 真空成長室に入れ、酸素分圧3×10-6Torrの雰囲 気中750℃で10分間加熱し、基板裏面のクリーニン グを行う。続いて基板温度を600℃にしてZnO焼結 ターゲットにエキシマレーザを照射し、原料を蒸発させ て基板へ2μm堆積させる。その後、成長室の雰囲気を 酸素1気圧とし、500℃でアニールしてZnO層11 2を形成する。

【0024】次にMOVPE法を用いてAl2O3基板1 1の表面側に半導体レーザ素子層を成長させる工程に移

【0025】反応室内のサセプタ上に載置し、300T orrの水素雰囲気中1120℃で10分間加熱し、基 板表面のクリーニングを行う。 続いて基板温度を500

アンモニアとを用い、V族/III族供給モル比(以下、 V/III比と略す) を5000として、基板11上にG aNバッファ層12を40nm堆積させる。次に、TM Gのみ供給を止めて1000℃まで昇温する。1000 ℃に到達後、再びTMGを供給し、V/III比を250 0として、段階的に昇温しながら最終的に1060℃で シランを加えてn型GaNコンタクト層13を成長さ せ、膜厚を3μmとする。続いてTMAを加えてn型A IGaNクラッド層14を500nm成長させる。TM Gに対するTMAの気相比は10%である。さらに、T MAおよびシランの供給を止めてGaN光ガイド層15 を100nm成長させる。

【0026】GaN光ガイド層15の成長後、TMGの 供給も止めて810℃まで降温する。810℃に到達 後、キャリアガスをArに切り替えて、井戸層において はTEGとTMIをTMIの気相比が85%、V/III 比が10000となるよう、また障壁層においてはTM Iの気相比が15%、V/III比が6000となるよう 供給して、Ga I n N量子井戸活性層16を形成する。 【0027】次に、基板温度を1030℃まで昇温し、 キャリアガスを再び水素に切り替えて、TMGとアンモ ニアを用いてGaN光ガイド層15を100nm成長さ せる。引き続き、TMAとCp2Mgを加えてp型Al GaNクラッド層17を500nm成長させた後、原料 ガスの供給を止めて室温まで冷却する。

【0028】以上のようにしてIII-V族化合物半導体 層を形成することができる。なお、上述の半導体レーザ 素子層を製造する他の方法としてはMBE法が挙げられ る。また、MOVPE法とMBE法を組み合わせて、基 板側のn型層をMOVPE法で成長し、活性層およびp 型層をMBE法で成長してもよい。MBE法では水素パ ッシベーションが起こらないので、熱処理せずにp型伝 導が得られる。

【0029】以上の結晶成長工程で得られたウェハの反 りを測定したところ、曲率半径は31.1mであり、基 板裏面にZnO層112を設けない従来素子構造の場合 の8.6mと比較すると、反りがほとんど無くなってい ることがわかる。これは、成長温度から室温までの冷却 過程でレーザ素子層に作用する圧縮応力が、基板裏面の ZnO層に作用する圧縮応力に打ち消されるためと考え 40 られる。

【0030】このウェハを単一モードレーザ素子に加工 する。すなわち、フォトリソグラフィー、ドライエッチ ング、埋め込み再成長、電極蒸着等のプロセスを用い る。まず、幅3μmのストライプ状SiO2を形成す る。これをマスクとして、p型AIGaNクラッド層1 7をリッジ状に深さ400mmドライエッチングする。 次にMOVPE法によりn型GaN電流プロック層18 を400 n m選択成長させる。その後、SiO2マスク

8

ト層19を400nm成長させる。さらに、n型電極1 11を形成するため、p型GaNコンタクト層19から n型A 1 GaNクラッド層14までをドライエッチング し、n型GaNコンタクト層13を露出させる。

【0031】Mgアクセプタ活性化のための熱処理は、 成長終了後に反応室内で行ってもよいし、いったん取り 出して熱処理炉で行ってもよいし、あるいは電極蒸着の シンタリングと同時に行ってもよい。熱処理条件は、例 えば窒素雰囲気中で600℃、20分間である。

【0032】最後に、電極蒸着およびシンタリングを行 う。p型電極110には、例えばMg膜とAu膜が順次 積層されたMg/Au電極が用いられる。またn型電極 111にはTi/Mo/Pt/Au電極が形成される。 【0033】このウェハを劈開して共振器長を例えば O. 7µmとし、両端面とも適当なコーティングを施し た後、レーザ素子に分離して、ヒートシンクにジャンク ションダウンで実装する。室温での動作特性を評価した ところ、発振波長は404nm、しきい値電流は94m A、外部微分量子効率は70%、レーザ発振開始時の印 加電圧は5.9Vであった。

【0034】(実施の形態2)図2に本発明の実施の形 態2における半導体レーザ素子の構造を示す断面図を示 す。 図2において、21はn型6H-SiC基板(厚さ 150µm、キャリア密度2×10¹⁸cm⁻³)、22は A1Nバッファ層 (膜厚10nm)、23はA1GaI nNバッファ層 (膜厚20nm)、24はn型A1Ga Nクラッド層 (膜厚500nm、キャリア密度5×10 17 c m⁻³) 、25はGaN光ガイド層 (膜厚100 n m)、26はGaInN量子井戸活性層、27はp型A 1GaNクラッド層(膜厚500nm、キャリア密度3 ×10¹⁷cm⁻³)、28はn型GaN電流ブロック層 (膜厚400nm、キャリア密度5×10¹⁷cm⁻³)、 29はp型GaNコンタクト層 (膜厚400nm、キャ リア密度8×10¹⁷ c m⁻³)、210はp型電極であ る。そして基板の裏面には金属層であるNi/Au層2 11 (膜厚400nm) が形成されている。

【0035】なお、基板の導電型については、n型、p 型あるいは絶縁性であってもよく、また、基板面方位に ついては低指数面だけでなく、ある方向へ傾斜させた基 板を用いてもよい。例えば、4H-SiCの(000 1) 面から [11-20] 方向へ3度傾斜させた基板を 用いることもできる。

【0036】上記のように構成された半導体レーザにつ いて考察する。基板であるSiCの熱膨張係数は4.2 ×10-6/K、GaN系半導体の熱膨張係数は5.5× 10-6/Kであるため (III-V族化合物半導体層の熱 膨張係数が基板の熱膨張係数よりも大きい)、通常、高 温でのエピタキシャル成長終了後室温まで冷却する過程 で、III-V族化合物半導体層には引張り応力が働き、1 を除去し、再びMOVPE法によりp型GaNコンタク 50 II-V族化合物半導体層表面側が下に凸になるように反

る。しかしながら、図2に示す構成では、III-V族化合物半導体層が形成されていない側の基板裏面に、基板のSiCより熱膨張係数の大きい金属等の物質で裏面層211を形成し、膜厚、構造、成膜温度を制御することにより、熱応力を低減し、半導体素子の反りを抑制することができる。その結果、半導体素子層における結晶欠陥やクラックの発生を防ぐことができ、素子特性や信頼性が向上する。なお、SiC基板の裏面層に用いることのできる最適の物質は、NiやAu以外にA1、In、Ga等が挙げられる。

【0037】以下、上記の実施の形態1と異なる点について、図2に示した半導体レーザ素子を製造する工程に即して説明する。

【0038】基板21には、(0001) Si面を主面とし、両面を鏡面研磨した単結晶n型6H-SiCを用い、まず基板裏面にNi/Au層211を通常の真空蒸着法により形成する。脱脂、洗浄した基板21を真空蒸着槽に入れ、基板温度は350℃として真空度5×10-7Torr以下でNiを10nm、Auを390nm順次蒸着する。Niは基板とAuの密着性を高めるために20用いる。なお、熱膨張係数はNiが38×10-6/K、Auが43×10-6/Kである。

【0039】次にMOVPE法を用いてSiC基板21 の表面側に半導体レーザ素子層を成長させる。反応室内 のサセプタ上に載置し、300Torrの水素雰囲気中 1120℃で10分間加熱し、基板表面のクリーニング を行う。このときに、裏面のNi/Au層211は融点 を超えて流動性が高まり、基板21との間の熱応力に起 因する歪は解放される。続いて基板温度を1000℃ま で下げ、キャリアガスに水素、原料ガスにTMAとアン 30 モニアとを用い、基板21上にA1Nバッファ層22を 10nm堆積させ、TMAの供給を止める。 さらに基板 温度を910℃まで下げ、TMA、TMG、TMIを供 給して、A1GaInNバッファ層23を20nm成長 させる。この層は、レーザ構造各層間に存在する歪に起 因するクラックの発生を抑制する効果がある。n型A1 GaNクラッド層24以降の成長工程は実施の形態1で 説明した通りである。

【0040】結晶成長工程で得られたウェハの反りを測定したところ、曲率半径は24.8mであり、基板裏面 40 にNi/Au層211を設けない従来素子構造の場合の13.5mと比較すると、反りが抑制されていることがわかる。また、従来構造では素子層にクラックの発生が観察されるが、本実施の形態の構造では観察されなかった。これは、成長温度から室温までの冷却過程でレーザ素子層に作用する引張り応力が、基板裏面のNi/Au層に作用する引張り応力に打ち消されるためと考えられる。

【0041】なお、基板裏面のNi/Au層211はレ ーザ素子層成長時に十分合金化され、n型SiCに対す るオーミック電極となるので、図2の素子構造において はn型電極をも兼ねる。

【0042】(実施の形態3)図3に本発明の実施の形 態3における半導体レーザ素子の構造を示す断面図を示 す。図3において、31はn型6H-SiC基板(厚さ 150µm、キャリア密度2×10¹⁸cm⁻³)、32は AlNバッファ層(膜厚10nm)、33はn型GaN 層(膜厚16μm、キャリア密度7×10¹⁷cm⁻³)、 34はSiO2マスク層、35はn型AlGaNクラッ 10 ド層(膜厚500nm、キャリア密度5×10¹⁷c m⁻³)、36はGaN光ガイド層(膜厚100nm)、 37はGaInN量子井戸活性層、38はp型AlGa Nクラッド層 (膜厚500nm、キャリア密度3×10 17 c m-3) 、39はn型GaN電流ブロック層 (膜厚4 00nm、キャリア密度5×10¹⁷cm⁻³)、310は p型GaNコンタクト層(膜厚400nm、キャリア密 度8×10¹⁷cm⁻³)、311はp型電極である。そし て基板の裏面にはN i /A u層312(膜厚500n m) が形成されている。

【0043】本実施の形態は、基本的には、上記の実施の形態2と類似しており、基板上のIII-V族化合物半導体層中にストライプ状にSiOzが埋め込まれている点が異なっている。なお、本実施の形態では、上記のような構成で説明を行うが、SiOz以外にSi3N4を用いてもよく、また、必ずしもストライプ状に形成されている必要性はなく、不連続に埋め込まれていればよい。【0044】以下、実施の形態2と異なる点について、図3に示した半導体レーザ素子を製造する工程に即して説明する。すなわち、実施の形態2と同様、基板裏面にNi/Au層312を通常の真空蒸着法により形成した後、MOVPE法を用いて基板表面側に半導体レーザ素子層を成長させる。

【0045】まずA1Nバッファ層32の成長に引き続き、厚さ2 μ mのn型GaN層33を成長させる。次にプラズマCVD法等によりSiO2マスク層34(厚さ100nm)を形成し、フォトリソグラフィー、ドライエッチングプロセスにより、GaNの[1-100]方向に4 μ mピッチで1.5 μ m幅のストライプ状開口部を設ける。

【0046】再びMOVPE反応室内のサセプタ上に載置し、n型GaN層33を選択成長させる。この過程でマスク上への多結晶GaN堆積は起こらず、開口部からGaNがラテラル成長し、マスク中央部で合体し、厚さ約4μmの成長で(0001)平坦面が得られる。次に再びプラズマCVD法等により2層目のストライプ状SiO2マスク層34(厚さ100nm)をさきほどと同じ方向に形成する。このとき、マスクの開口部が1層目のマスクの上方に来るように2層目のマスクを形成する。

ーザ素子層成長時に十分合金化され、n型SiCに対す 50 【0047】そしてMOVPE反応室内のサセプタ上に

載置し、n型GaN層33をラテラル成長させ、厚さ約 10 µ mの成長でレーザ素子層を形成するための(00 01) 平坦面が得られる。2回のラテラル成長により、 SiC基板31との界面から発生して上方に延びる貫通 転位 (界面付近の密度は1×108 c m-2) はSiO2マ スク層で消失し、またラテラル方向にはほとんど屈曲し ないので、n型GaN層33の最上部で貫通転位の密度 は5×105cm-2に減少する。n型A1GaNクラッ ド層35以降の成長工程は実施の形態1で説明した通り である。

【0048】基板裏面にNi/Au層312を設けない 従来素子構造ではn型GaN層33のラテラル成長でク ラックが発生し、その上にレーザ素子層を形成すること ができなかったが、本実施の形態の構造ではクラックは 発生せず、転位密度105cm-2台程度の高品質なレー ザ素子層を形成することができる。

【0049】(実施の形態4)図4に本発明の実施の形 態4における半導体レーザ素子に用いる基板の構造を示 す断面図を示す。本実施の形態も、上記の実施の形態1 や2と同様に、基板の一方の主面上にNを含有するIII -V族化合物半導体層を有する構造となっているが、こ の部分については同様であるため、説明を省略し、III -V族化合物半導体層を結晶成長させた後の冷却工程に おいて生じる反りの防止を行うための、基板側の特徴点 について説明することとする。

【0050】図4 (a)は例えば (0001) Si面を 主面とするn型6H-SiC基板 (厚さ150μm、キ ャリア密度2×1018 c m-3) であって、裏面側には、 例えば [1-100] 方向に延びる深さ110μm、幅 150 µmの溝が150 µm間隔で設けられている。こ 30 のような、基板の厚さが他の部分に比べて薄い部分を有 する形状を有する基板の製造には、フォトリソグラフ ィ、ドライエッチングおよび、またはウェットエッチン グが用いられる。

【0051】基板41の表面に、実施の形態2で説明し たようなA1GaInN系半導体レーザ素子を形成した ときのウェハの反りは、厚さの均一な基板上に素子を形 成したときと比較して大きな差はなかった。しかし、断 面を透過電子顕微鏡で観察すると、溝のない厚い基板部 分に形成した素子層では、貫通転位の密度が107~1 08 c m-2程度に達するが、溝のある薄い基板部分に形 成した素子層では、106 c m-2以下に抑えられている 一方、薄い基板部分に欠陥やクラックの発生する傾向が 観察された。つまり、基板に溝を設けて薄くしたことに より、強度の低下した基板側に欠陥等が発生し、その部 分の歪が緩和されるので、その上の素子層では高品質な 結晶が得られる。

【0052】なお、基板裏面の溝は素子を分離する、あ るいは劈開するための溝として利用してもよい。また、 本実施の形態ではストライプ状に溝を設けているが、こ 50 さ2μm)を裏面層としてプラズマCVD法等により形

12

れ以外には例えば、格子状に溝を設けてもよい。 【0053】さらに、図4(b)に示すように基板上に n型GaN層42を成長させ、SiO2マスク層43上 にGaNをラテラル成長させて平坦なn型GaN層42 を形成した後、その上にAIGaInN系半導体レーザ 素子を形成してもよい。SiO2マスク層43の形状 は、例えばGaN [1-100] 方向に延びるストライ プ状で、10µmピッチで5µm幅のストライプ状開口 部を設けてある。

10 【0054】(実施の形態5)図5に本発明の実施の形 1985における半導体レーザ素子に用いる基板の構造を示 す断面図を示す。本実施の形態も、上記の実施の形態1 や2と同様に、基板の一方の主面上にNを含有するIII -V族化合物半導体層を有する構造となっているが、こ の部分については同様であるため、説明を省略し、III -V族化合物半導体層を結晶成長させた後の冷却工程に おいて生じる反りの防止を行うための、基板側の特徴点 について説明することとする。

【0055】図5において、基板の材質は例えばA12 O3であり、52はA12O3基板51裏面の加工損傷層 を示す。基板は、例えば、インゴットから切り出して表 面側は鏡面研磨するが、裏面側は切り出したときのまま の状態、あるいはラップエッチングを施した状態とす る。加工による基板へのダメージが残っているため、こ の上にAIGaInN系半導体素子を形成すると歪のか かり方が変化し、通常、半導体素子層には圧縮応力が働 いて表面側が上に凸になるように反るのに対して、この 場合はそれを打ち消す方向に働き、ほぼ平坦とすること ができる。

【0056】なお、基板と半導体素子層の熱膨張係数差 が大きいときに、基板の反りを防止し、あるいは素子層 への結晶欠陥・クラック発生を抑制するためには、これ まで説明してきた実施の形態以外に、他の手段を用いる こともできる。例えば、基板裏面側を多孔質状にするこ と、基板裏面にハニカム状層を設けること、あるいは基 板裏面に微粒子層を設けること等が挙げられる。

【0057】(実施の形態6)図6に本発明の実施の形 態6における半導体レーザ素子の製造工程断面図を示 す。図6において、61はA12O3基板、62はSiO 40 2層、63はn型GaN層、64はA1GaInN系レ ーザ素子層、65はp型電極、66はn型電極を示して

【0058】以下図6を参照しながら、本発明の実施の 形態における半導体レーザ素子の製造方法とともに、半 導体基板の製造方法についても説明する。

【0059】A12O3基板61には、(0001)面を 主面とし、両面を鏡面研磨した単結晶A 12O3 (厚さ1 50μm)を用い、まず基板裏面に熱膨張係数が基板の 熱膨張係数よりも小さい材料であるS i O2層62(厚

成する。

【0060】次にMOVPE法を用いて基板表面側に厚 さ2μmのGaN層63を成長させる。そしてSiO2 マスク層62 (厚さ100nm)を形成し、フォトリソ グラフィー、ドライエッチングプロセスにより、GaN の [1-100] 方向に8µmピッチで3µm幅のスト ライプ状開口部を設ける。

【0061】再びMOVPE反応室内のサセプタ上に載 置し、n型GaN層 (キャリア密度1×1018 cm-3) GaN堆積は起こらず、開口部からGaNがラテラル成 長し、マスク中央部で合体し、厚さ約6 µmの成長で (0001)平坦面が得られるが、厚さ約100μm以 上になるまでそのまま成長を続ける。これにより、A1 2O3基板61との界面から発生して上方に延びる貫通転 位 (界面付近の密度は2×1010 c m-2) はSiO2マ スク層で消失し、またラテラル方向にはほとんど屈曲し ないので、n型GaN層63の最上部で貫通転位の密度 は104 c m-2台に減少する。

【0062】ここではGaN厚膜をMOVPE法により 20 子に用いる基板の構造を示す断面図 形成したが、他の方法としてハイドライドVPE法を用 いて形成してもよい。この方法はMOVPE法に比べて 格段に成長速度が速く、厚膜成長に適している。

【0063】以上の工程により、基板の裏面層が形成さ れた側とは反対側の主面に熱膨張係数が基板よりも小さ いIII-V族化合物半導体層が形成されたことになる。

【0064】GaN厚膜成長を終えて室温まで冷却した 時点で、基板の反りはほぼ抑制されている。この状態で Al₂O₃基板61の裏面側からSiO₂層62、Al₂O 3基板61およびSiO2マスク層62を研磨によって除 30 去することにより、厚さ約100μmのn型GaN基板 63を得ることができる。

【0065】この基板上に、MOVPE法を用いて実施 の形態3で説明したように、AlGaInN系レーザ素 子層64を形成し、表面のp型コンタクト層上にp型電 極65を、基板裏面にn型電極66をそれぞれ形成する ことにより、半導体レーザ素子が得られる。

【0066】なお、本実施の形態では、裏面層としてS iO2を用いたが、ZnO層や、Si3N4層を用いても よい。また、例えば基板にSiCを用い、裏面層を金属 40 層(Ni、Au、Al、InまたはGaを含む)とする ことにより、基板の一方の主面上に熱膨張係数が基板の 熱膨張係数よりも大きい材料からなる裏面層を形成し、 基板の他方の主面上に基板より熱膨張係数が大きいIII -V族化合物半導体層を形成した後、基板裏面層及び基 板を除去し半導体基板を得てもよい。

【0067】以上本発明について、その実施の形態とと

14

もに説明を行い、上記の実施の形態においては半導体レ ーザ素子について説明したが、発光ダイオード、フォト ダイオード、電界効果トランジスタやその他の半導体素 子にも適用することができる。

[0068]

【発明の効果】以上のように本発明によれば、N含む11 I-V族半導体結晶と基板との熱膨張係数差に比例する 熱応力を低減させることができ、半導体結晶の反りを抑 制して結晶欠陥やクラックの発生を防げるので、これを 63を選択成長させる。この過程でマスク上への多結晶 10 用いた半導体素子の特性や信頼性を向上させるという顕 著な効果が得られる。

【図面の簡単な説明】

【図1】本発明の実施の形態1における半導体レーザ素 子の構造を示す断面図

【図2】本発明の実施の形態2における半導体レーザ素 子の構造を示す断面図

【図3】本発明の実施の形態3における半導体レーザ素 子の構造を示す断面図

【図4】本発明の実施の形態4における半導体レーザ素

【図5】本発明の実施の形態5における半導体レーザ素 子に用いる基板の構造を示す断面図

【図6】本発明の実施の形態6における半導体レーザ素 子の製造工程断面図

【符号の説明】

11,51,61 Al2O3基板

12 GaNバッファ層

13 n型GaNコンタクト層

14, 24, 35 n型AlGaNクラッド層

15, 25, 36 GaN光ガイド層

16, 26, 37 GaInN量子井戸活性層

17, 27, 38 p型AlGaNクラッド層

18, 28, 39 n型GaN電流ブロック層

19, 29, 310 p型GaNコンタクト層

110, 210, 311, 65 p型電極

111,66 n型電極

112 ZnO層

21, 31, 41 n型6H-SiC基板

22,32 A1Nバッファ層

23 AlGaInNバッファ層

211,312 Ni/Au層


33,42,63 n型GaN層

34,43 SiO2マスク層


52 加工損傷層


62 SiO2層


64 AlGaInN系レーザ素子層











フロントページの続き

(72)発明者 石橋 明彦

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 木戸口 勲

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 伴 雄三郎

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

Fターム(参考) 5F041 AA40 CA04 CA05 CA14 CA33

CA34 CA40 CA46 CA65

5F073 AA45 AA51 AA73 BA06 BA07

CA07 CB04 CB05 DA05 EA27

EA29